-> https://m.ruliweb.com/news/board/1004/read/2167405?page=2
올해 3분기 삼성은 Exynos 990을 발표했습니다.
이 칩은 훨씬 빠른 NPU, 최신 Mali-G77MP11 GPU 및 LPDDR5를 특징으로 합니다.
컴퓨팅 측면에서 이 칩은
쿼드코어 Cortex-A55, 듀얼코어 Cortex-A76,
삼성의 최신 맞춤형 코어 디자인인 듀얼코어 Exynos-M5의 로 구성된 8코어를 특징으로 합니다.
어제 늦은 오후 패치 에서 삼성은 새로운 컴파일러 스케줄러 모델에서 새로운 코어에 대한 세부 정보가 담긴 패치를 커밋했습니다.
M5
M5는 Samsung Austin R&D Center(SARC)가 개발 한 삼성의 5세대 ARM 커스텀 코어입니다.
또한 최근의 정리 해고와 내부 재구성을 고려하여 마지막으로 개발 된 사용자용 코어라 할 수 있습니다.
삼성 몽구스 마이크로 아키텍처
삼성은 Exynos-M5 코어가 “최대 20% 향상된 성능”을 제공한다라고 했으며 평균 성능은 더 낮아질 것으로도 예상 할 수 있습니다.
LLVM 스케줄러 모델이 너무 작아서 모든 작은 수정이 발생한 것을 알 수는 없지만 일부 더 큰 변경을 볼 수 있습니다.
LLVM 패치에서는 크게 개선 된 프리 페처, 분기 예측기 또는 기타 유사한 숨겨진 구성 요소가 아니라면 IPC개선에서 오는 M5 성능의 많은 부분을 보기가 어렵습니다.
명령어 세트 측면에서 M5는 M4–Armv8.2-A와 동일한 ISA 레벨을 제공합니다. 하이레벨 수준에서 M5는 M4 와도 매우 유사합니다.
파이프 라인은 6 개의 전체 디코드로 유지되고 백엔드는 동일한 228 개의 입력 딥 재정렬 버퍼를 유지합니다.
삼성은 명령 대기열을 48개 항목에서 60개로 약간 늘렸습니다.
더 큰 변화는 한 사이클 씩 15사이클로 개선 된 오해예측 페널티에 있습니다.
삼성 M4 vs M5 비교
백엔드
백엔드에 삼성은 두 개의 간단한 32 비트 정수 ALU 파이프를 추가했습니다. 이것은 정수 파이프(분기 포함)의 총 수를 7개로 만듭니다.
두 개의 32비트 ALU 파이프를 추가하면 일반적인 단순 ALU 워크로드의 처리량을 향상시키지 않으므로 흥미롭습니다.
부동 소수점 클러스터 측에서 삼성은 실행 파이프의 균형을 다시 조정했습니다. 가장 주목할만한 변화는 3개의 FP파이프 각각에 네온 도트 제품 실행 장치를 추가 한 것입니다.
3개의 부동 소수점 파이프 각각에 전용 네온 도트 제품을 추가하면 32b 정수 ALU도 설명 할 수 있습니다.
위에 표시된 Nxxx는 NED (고급 SIMD) 단위를 나타내며
HAD = 수평 벡터 산술, MSC = 기타, SHT = 이동, SHF = 셔플 및 CRY = 암호화입니다.
<요약>
- 삼성의 마지막 ARM 커스텀 코어인 Exynos-M5가 LLVM 컴파일러 패치에 내역이 공개됨
- Exynos-M5 코어 디자인은 전반적으로 전작인 Exynos-M4와 비슷한 구조를 유지하고 성능을 개선함
- Exynos-M4 대비 백엔드 개선(두 개의 간단한 32bit 정수 ALU유닛 추가)
- Exynos-M4 대비 명령대기열 48->60 개선
- Exynos-M4 대비 오해예측 16사이클->15사이클 개선
- Exynos-M4 대비 최대 20% 성능 향상
https://fuse.wikichip.org/news/3055/samsung-m5-core-details-show-up/
